path: root/drivers/gpu/drm/verisilicon/fmux_macro.h

 
//=====================================================================================
//                       SYS_IOMUX_FMUX_MACRO
//=====================================================================================
 
//===============================GPIO MACRO WRAPPER====================================
#define SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio_,s) SET_SYS_IOMUX_GPO##gpio_##_DOUT_CFG(s)
#define SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio_,s) SET_SYS_IOMUX_GPO##gpio_##_DOEN_CFG(s)
#define SET_SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG(__GPIO##gpio_)
#define SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio_) SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG(__GPIO##gpio_)
//============================GPIO DEFINE FOR GPIO_IN==================================
#define __LOW	0
#define __HIGH	1
#define __GPIO0	2
#define __GPIO1	3
#define __GPIO2	4
#define __GPIO3	5
#define __GPIO4	6
#define __GPIO5	7
#define __GPIO6	8
#define __GPIO7	9
#define __GPIO8	10
#define __GPIO9	11
#define __GPIO10	12
#define __GPIO11	13
#define __GPIO12	14
#define __GPIO13	15
#define __GPIO14	16
#define __GPIO15	17
#define __GPIO16	18
#define __GPIO17	19
#define __GPIO18	20
#define __GPIO19	21
#define __GPIO20	22
#define __GPIO21	23
#define __GPIO22	24
#define __GPIO23	25
#define __GPIO24	26
#define __GPIO25	27
#define __GPIO26	28
#define __GPIO27	29
#define __GPIO28	30
#define __GPIO29	31
#define __GPIO30	32
#define __GPIO31	33
#define __GPIO32	34
#define __GPIO33	35
#define __GPIO34	36
#define __GPIO35	37
#define __GPIO36	38
#define __GPIO37	39
#define __GPIO38	40
#define __GPIO39	41
#define __GPIO40	42
#define __GPIO41	43
#define __GPIO42	44
#define __GPIO43	45
#define __GPIO44	46
#define __GPIO45	47
#define __GPIO46	48
#define __GPIO47	49
#define __GPIO48	50
#define __GPIO49	51
#define __GPIO50	52
#define __GPIO51	53
#define __GPIO52	54
#define __GPIO53	55
#define __GPIO54	56
#define __GPIO55	57
#define __GPIO56	58
#define __GPIO57	59
#define __GPIO58	60
#define __GPIO59	61
#define __GPIO60	62
#define __GPIO61	63
#define __GPIO62	64
#define __GPIO63	65
//===============================GPIO_OUT_SELECT=======================================
// gpio_out config:
// every define below is a couple of signal and signal idx
// use macros in corresponding syscfg_macro.h and idx defined below to config gpio_out
//e.g. SET_SYS_IOMUX_GPO[gpio_num]_DOUT_CFG([signal])
//e.g. SET_SYS_IOMUX_GPO0_DOUT_CFG(__LOW)
//=====================================================================================
#define __LOW                                        0
#define __HIGH                                       1
#define U0_WAVE511_O_UART_TXSOUT                     2
#define U0_CAN_CTRL_STBY                             3
#define U0_CAN_CTRL_TST_NEXT_BIT                     4
#define U0_CAN_CTRL_TST_SAMPLE_POINT                 5
#define U0_CAN_CTRL_TXD                              6
#define U0_CDN_USB_DRIVE_VBUS_IO                     7
#define U0_CDNS_QSPI_CSN1                            8
#define U0_CDNS_SPDIF_SPDIFO                         9
#define U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_OUT   10
#define U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_OUT   11
#define U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_OUT   12
#define U0_DSKIT_WDT_WDOGRES                         13
#define U0_DW_I2C_IC_CLK_OUT_A                       14
#define U0_DW_I2C_IC_DATA_OUT_A                      15
#define U0_DW_SDIO_BACK_END_POWER                    16
#define U0_DW_SDIO_CARD_POWER_EN                     17
#define U0_DW_SDIO_CCMD_OD_PULLUP_EN_N               18
#define U0_DW_SDIO_RST_N                             19
#define U0_DW_UART_SOUT                              20
#define U0_HIFI4_JTDO                                21
#define U0_JTAG_CERTIFICATION_TDO                    22
#define U0_PDM_4MIC_DMIC_MCLK                        23
#define U0_PWM_8CH_PTC_PWM_0                         24
#define U0_PWM_8CH_PTC_PWM_1                         25
#define U0_PWM_8CH_PTC_PWM_2                         26
#define U0_PWM_8CH_PTC_PWM_3                         27
#define U0_PWMDAC_PWMDAC_LEFT_OUTPUT                 28
#define U0_PWMDAC_PWMDAC_RIGHT_OUTPUT                29
#define U0_SSP_SPI_SSPCLKOUT                         30
#define U0_SSP_SPI_SSPFSSOUT                         31
#define U0_SSP_SPI_SSPTXD                            32
#define U0_SYS_CRG_CLK_GMAC_PHY                      33
#define U0_SYS_CRG_I2SRX_BCLK_MST                    34
#define U0_SYS_CRG_I2SRX_LRCK_MST                    35
#define U0_SYS_CRG_I2STX_BCLK_MST                    36
#define U0_SYS_CRG_I2STX_LRCK_MST                    37
#define U0_SYS_CRG_MCLK_OUT                          38
#define U0_SYS_CRG_TDM_CLK_MST                       39
#define U0_TDM16SLOT_PCM_SYNCOUT                     40
#define U0_TDM16SLOT_PCM_TXD                         41
#define U0_U7MC_SFT7110_TRACE_COM_PIB_TDATA_0        42
#define U0_U7MC_SFT7110_TRACE_COM_PIB_TDATA_1        43
#define U0_U7MC_SFT7110_TRACE_COM_PIB_TDATA_2        44
#define U0_U7MC_SFT7110_TRACE_COM_PIB_TDATA_3        45
#define U0_U7MC_SFT7110_TRACE_COM_PIB_TREF           46
#define U1_CAN_CTRL_STBY                             47
#define U1_CAN_CTRL_TST_NEXT_BIT                     48
#define U1_CAN_CTRL_TST_SAMPLE_POINT                 49
#define U1_CAN_CTRL_TXD                              50
#define U1_DW_I2C_IC_CLK_OUT_A                       51
#define U1_DW_I2C_IC_DATA_OUT_A                      52
#define U1_DW_SDIO_BACK_END_POWER                    53
#define U1_DW_SDIO_CARD_POWER_EN                     54
#define U1_DW_SDIO_CCLK_OUT                          55
#define U1_DW_SDIO_CCMD_OD_PULLUP_EN_N               56
#define U1_DW_SDIO_CCMD_OUT                          57
#define U1_DW_SDIO_CDATA_OUT_0                       58
#define U1_DW_SDIO_CDATA_OUT_1                       59
#define U1_DW_SDIO_CDATA_OUT_2                       60
#define U1_DW_SDIO_CDATA_OUT_3                       61
#define U1_DW_SDIO_CDATA_OUT_4                       62
#define U1_DW_SDIO_CDATA_OUT_5                       63
#define U1_DW_SDIO_CDATA_OUT_6                       64
#define U1_DW_SDIO_CDATA_OUT_7                       65
#define U1_DW_SDIO_RST_N                             66
#define U1_DW_UART_RTS_N                             67
#define U1_DW_UART_SOUT                              68
#define U1_I2STX_4CH_SDO0                            69
#define U1_I2STX_4CH_SDO1                            70
#define U1_I2STX_4CH_SDO2                            71
#define U1_I2STX_4CH_SDO3                            72
#define U1_SSP_SPI_SSPCLKOUT                         73
#define U1_SSP_SPI_SSPFSSOUT                         74
#define U1_SSP_SPI_SSPTXD                            75
#define U2_DW_I2C_IC_CLK_OUT_A                       76
#define U2_DW_I2C_IC_DATA_OUT_A                      77
#define U2_DW_UART_RTS_N                             78
#define U2_DW_UART_SOUT                              79
#define U2_SSP_SPI_SSPCLKOUT                         80
#define U2_SSP_SPI_SSPFSSOUT                         81
#define U2_SSP_SPI_SSPTXD                            82
#define U3_DW_I2C_IC_CLK_OUT_A                       83
#define U3_DW_I2C_IC_DATA_OUT_A                      84
#define U3_DW_UART_SOUT                              85
#define U3_SSP_SPI_SSPCLKOUT                         86
#define U3_SSP_SPI_SSPFSSOUT                         87
#define U3_SSP_SPI_SSPTXD                            88
#define U4_DW_I2C_IC_CLK_OUT_A                       89
#define U4_DW_I2C_IC_DATA_OUT_A                      90
#define U4_DW_UART_RTS_N                             91
#define U4_DW_UART_SOUT                              92
#define U4_SSP_SPI_SSPCLKOUT                         93
#define U4_SSP_SPI_SSPFSSOUT                         94
#define U4_SSP_SPI_SSPTXD                            95
#define U5_DW_I2C_IC_CLK_OUT_A                       96
#define U5_DW_I2C_IC_DATA_OUT_A                      97
#define U5_DW_UART_RTS_N                             98
#define U5_DW_UART_SOUT                              99
#define U5_SSP_SPI_SSPCLKOUT                         100
#define U5_SSP_SPI_SSPFSSOUT                         101
#define U5_SSP_SPI_SSPTXD                            102
#define U6_DW_I2C_IC_CLK_OUT_A                       103
#define U6_DW_I2C_IC_DATA_OUT_A                      104
#define U6_SSP_SPI_SSPCLKOUT                         105
#define U6_SSP_SPI_SSPFSSOUT                         106
#define U6_SSP_SPI_SSPTXD                            107
 
//===============================GPIO_OEN_SELECT=======================================
// gpio_oen config:
// every define below is a couple of signal and signal idx
// use macros in corresponding syscfg_macro.h and idx defined below to config gpio_oen
//e.g. SET_SYS_IOMUX_GPO[gpio_num]_DOEN_CFG([signal])
//e.g. SET_SYS_IOMUX_GPO0_DOEN_CFG(__LOW)
//=====================================================================================
#define __LOW                                        0
#define __HIGH                                       1
#define U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_OEN   2
#define U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_OEN   3
#define U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_OEN   4
#define U0_DW_I2C_IC_CLK_OE                          5
#define U0_DW_I2C_IC_DATA_OE                         6
#define U0_HIFI4_JTDOEN                              7
#define U0_JTAG_CERTIFICATION_TDO_OE                 8
#define U0_PWM_8CH_PTC_OE_N_0                        9
#define U0_PWM_8CH_PTC_OE_N_1                        10
#define U0_PWM_8CH_PTC_OE_N_2                        11
#define U0_PWM_8CH_PTC_OE_N_3                        12
#define U0_SSP_SPI_NSSPCTLOE                         13
#define U0_SSP_SPI_NSSPOE                            14
#define U0_TDM16SLOT_NPCM_SYNCOE                     15
#define U0_TDM16SLOT_NPCM_TXDOE                      16
#define U1_DW_I2C_IC_CLK_OE                          17
#define U1_DW_I2C_IC_DATA_OE                         18
#define U1_DW_SDIO_CCMD_OUT_EN                       19
#define U1_DW_SDIO_CDATA_OUT_EN_0                    20
#define U1_DW_SDIO_CDATA_OUT_EN_1                    21
#define U1_DW_SDIO_CDATA_OUT_EN_2                    22
#define U1_DW_SDIO_CDATA_OUT_EN_3                    23
#define U1_DW_SDIO_CDATA_OUT_EN_4                    24
#define U1_DW_SDIO_CDATA_OUT_EN_5                    25
#define U1_DW_SDIO_CDATA_OUT_EN_6                    26
#define U1_DW_SDIO_CDATA_OUT_EN_7                    27
#define U1_SSP_SPI_NSSPCTLOE                         28
#define U1_SSP_SPI_NSSPOE                            29
#define U2_DW_I2C_IC_CLK_OE                          30
#define U2_DW_I2C_IC_DATA_OE                         31
#define U2_SSP_SPI_NSSPCTLOE                         32
#define U2_SSP_SPI_NSSPOE                            33
#define U3_DW_I2C_IC_CLK_OE                          34
#define U3_DW_I2C_IC_DATA_OE                         35
#define U3_SSP_SPI_NSSPCTLOE                         36
#define U3_SSP_SPI_NSSPOE                            37
#define U4_DW_I2C_IC_CLK_OE                          38
#define U4_DW_I2C_IC_DATA_OE                         39
#define U4_SSP_SPI_NSSPCTLOE                         40
#define U4_SSP_SPI_NSSPOE                            41
#define U5_DW_I2C_IC_CLK_OE                          42
#define U5_DW_I2C_IC_DATA_OE                         43
#define U5_SSP_SPI_NSSPCTLOE                         44
#define U5_SSP_SPI_NSSPOE                            45
#define U6_DW_I2C_IC_CLK_OE                          46
#define U6_DW_I2C_IC_DATA_OE                         47
#define U6_SSP_SPI_NSSPCTLOE                         48
#define U6_SSP_SPI_NSSPOE                            49

//===================================GPIO_IN SELECT===================================
//macro below is defined in corresponding syscfg_macro.h
//every macro means set the signal from a gpio_in
//parameter means gpio_num+2
//parameter=1 means set gpio_in high,parameter=0 means set gpio_in low
//=====================================================================================

//===================================GROUP_FUNC_SEL===================================
//config gpio alias group
//=====================================================================================
#define SET_SYS_IOMUX_U0_HIFI4_JTAG_TCK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_HIFI4_JTCK_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_HIFI4_JTAG_TDI_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_HIFI4_JTDI_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_HIFI4_JTAG_TMS_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_HIFI4_JTMS_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_HIFI4_JTAG_TRSTN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_HIFI4_JTRSTN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_HIFI4_JTAG_TDO_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_HIFI4_JTDOEN); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_HIFI4_JTDO); \
}
#define SET_SYS_IOMUX_U0_CDNS_QSPI_QSPI_CSN1_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_CDNS_QSPI_CSN1); \
}
#define SET_SYS_IOMUX_U0_DW_UART_UART_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_DW_UART_SIN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_DW_UART_UART_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DW_UART_SOUT); \
}
#define SET_SYS_IOMUX_U1_DW_UART_UART_CTS_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U1_DW_UART_CTS_N_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U1_DW_UART_UART_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U1_DW_UART_SIN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U1_DW_UART_UART_RTS_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_UART_RTS_N); \
}
#define SET_SYS_IOMUX_U1_DW_UART_UART_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_UART_SOUT); \
}
#define SET_SYS_IOMUX_U2_DW_UART_UART_CTS_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U2_DW_UART_CTS_N_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U2_DW_UART_UART_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U2_DW_UART_SIN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U2_DW_UART_UART_RTS_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U2_DW_UART_RTS_N); \
}
#define SET_SYS_IOMUX_U2_DW_UART_UART_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U2_DW_UART_SOUT); \
}
#define SET_SYS_IOMUX_U0_DW_I2C_I2C_SCL_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_DW_I2C_IC_CLK_OE); \
  SET_SYS_IOMUX_GPI_U0_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DW_I2C_IC_CLK_OUT_A); \
}
#define SET_SYS_IOMUX_U0_DW_I2C_I2C_SDA_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_DW_I2C_IC_DATA_OE); \
  SET_SYS_IOMUX_GPI_U0_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DW_I2C_IC_DATA_OUT_A); \
}
#define SET_SYS_IOMUX_U1_DW_I2C_I2C_SCL_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_I2C_IC_CLK_OE); \
  SET_SYS_IOMUX_GPI_U1_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_I2C_IC_CLK_OUT_A); \
}
#define SET_SYS_IOMUX_U1_DW_I2C_I2C_SDA_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_I2C_IC_DATA_OE); \
  SET_SYS_IOMUX_GPI_U1_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_I2C_IC_DATA_OUT_A); \
}
#define SET_SYS_IOMUX_U2_DW_I2C_I2C_SCL_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U2_DW_I2C_IC_CLK_OE); \
  SET_SYS_IOMUX_GPI_U2_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U2_DW_I2C_IC_CLK_OUT_A); \
}
#define SET_SYS_IOMUX_U2_DW_I2C_I2C_SDA_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U2_DW_I2C_IC_DATA_OE); \
  SET_SYS_IOMUX_GPI_U2_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U2_DW_I2C_IC_DATA_OUT_A); \
}
#define SET_SYS_IOMUX_U0_TDM16SLOT_TDM_RX_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_RXD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_TDM16SLOT_TDM_SYNC_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_TDM16SLOT_NPCM_SYNCOE); \
  SET_SYS_IOMUX_GPI_U0_TDM16SLOT_PCM_SYNCIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_TDM16SLOT_PCM_SYNCOUT); \
}
#define SET_SYS_IOMUX_U0_TDM16SLOT_TDM_TX_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_TDM16SLOT_NPCM_TXDOE); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_TDM16SLOT_PCM_TXD); \
}
#define SET_SYS_IOMUX_U0_PWMDAC_PWMDAC_LEFT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PWMDAC_PWMDAC_LEFT_OUTPUT); \
}
#define SET_SYS_IOMUX_U0_PWMDAC_PWMDAC_RIGHT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PWMDAC_PWMDAC_RIGHT_OUTPUT); \
}
#define SET_SYS_IOMUX_U0_PDM_4MIC_DMIC0_DIN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC0_DIN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_PDM_4MIC_DMIC1_DIN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_PDM_4MIC_DMIC1_DIN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_PDM_4MIC_DMIC_CLK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PDM_4MIC_DMIC_MCLK); \
}
#define SET_SYS_IOMUX_U3_DW_UART_UART_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U3_DW_UART_SIN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U3_DW_UART_UART_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U3_DW_UART_SOUT); \
}
#define SET_SYS_IOMUX_U4_DW_UART_UART_CTS_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U4_DW_UART_CTS_N_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U4_DW_UART_UART_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U4_DW_UART_SIN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U4_DW_UART_UART_RTS_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U4_DW_UART_RTS_N); \
}
#define SET_SYS_IOMUX_U4_DW_UART_UART_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U4_DW_UART_SOUT); \
}
#define SET_SYS_IOMUX_U5_DW_UART_UART_CTS_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U5_DW_UART_CTS_N_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U5_DW_UART_UART_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U5_DW_UART_SIN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U5_DW_UART_UART_RTS_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U5_DW_UART_RTS_N); \
}
#define SET_SYS_IOMUX_U5_DW_UART_UART_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U5_DW_UART_SOUT); \
}
#define SET_SYS_IOMUX_U3_DW_I2C_I2C_SCL_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U3_DW_I2C_IC_CLK_OE); \
  SET_SYS_IOMUX_GPI_U3_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U3_DW_I2C_IC_CLK_OUT_A); \
}
#define SET_SYS_IOMUX_U3_DW_I2C_I2C_SDA_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U3_DW_I2C_IC_DATA_OE); \
  SET_SYS_IOMUX_GPI_U3_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U3_DW_I2C_IC_DATA_OUT_A); \
}
#define SET_SYS_IOMUX_U4_DW_I2C_I2C_SCL_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U4_DW_I2C_IC_CLK_OE); \
  SET_SYS_IOMUX_GPI_U4_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U4_DW_I2C_IC_CLK_OUT_A); \
}
#define SET_SYS_IOMUX_U4_DW_I2C_I2C_SDA_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U4_DW_I2C_IC_DATA_OE); \
  SET_SYS_IOMUX_GPI_U4_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U4_DW_I2C_IC_DATA_OUT_A); \
}
#define SET_SYS_IOMUX_U5_DW_I2C_I2C_SCL_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U5_DW_I2C_IC_CLK_OE); \
  SET_SYS_IOMUX_GPI_U5_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U5_DW_I2C_IC_CLK_OUT_A); \
}
#define SET_SYS_IOMUX_U5_DW_I2C_I2C_SDA_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U5_DW_I2C_IC_DATA_OE); \
  SET_SYS_IOMUX_GPI_U5_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U5_DW_I2C_IC_DATA_OUT_A); \
}
#define SET_SYS_IOMUX_U6_DW_I2C_I2C_SCL_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U6_DW_I2C_IC_CLK_OE); \
  SET_SYS_IOMUX_GPI_U6_DW_I2C_IC_CLK_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U6_DW_I2C_IC_CLK_OUT_A); \
}
#define SET_SYS_IOMUX_U6_DW_I2C_I2C_SDA_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U6_DW_I2C_IC_DATA_OE); \
  SET_SYS_IOMUX_GPI_U6_DW_I2C_IC_DATA_IN_A_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U6_DW_I2C_IC_DATA_OUT_A); \
}
#define SET_SYS_IOMUX_U0_SSP_SPI_SSP_SCLK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SSP_SPI_SSPCLKOUT); \
}
#define SET_SYS_IOMUX_U0_SSP_SPI_SSP_CSN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SSP_SPI_SSPFSSOUT); \
}
#define SET_SYS_IOMUX_U0_SSP_SPI_SSP_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_SSP_SPI_SSP_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_SSP_SPI_NSSPOE); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SSP_SPI_SSPTXD); \
}
#define SET_SYS_IOMUX_U1_SSP_SPI_SSP_SCLK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_SSP_SPI_SSPCLKOUT); \
}
#define SET_SYS_IOMUX_U1_SSP_SPI_SSP_CSN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_SSP_SPI_SSPFSSOUT); \
}
#define SET_SYS_IOMUX_U1_SSP_SPI_SSP_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U1_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U1_SSP_SPI_SSP_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_SSP_SPI_NSSPOE); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_SSP_SPI_SSPTXD); \
}
#define SET_SYS_IOMUX_U2_SSP_SPI_SSP_SCLK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U2_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U2_SSP_SPI_SSPCLKOUT); \
}
#define SET_SYS_IOMUX_U2_SSP_SPI_SSP_CSN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U2_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U2_SSP_SPI_SSPFSSOUT); \
}
#define SET_SYS_IOMUX_U2_SSP_SPI_SSP_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U2_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U2_SSP_SPI_SSP_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U2_SSP_SPI_NSSPOE); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U2_SSP_SPI_SSPTXD); \
}
#define SET_SYS_IOMUX_U3_SSP_SPI_SSP_SCLK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U3_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U3_SSP_SPI_SSPCLKOUT); \
}
#define SET_SYS_IOMUX_U3_SSP_SPI_SSP_CSN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U3_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U3_SSP_SPI_SSPFSSOUT); \
}
#define SET_SYS_IOMUX_U3_SSP_SPI_SSP_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U3_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U3_SSP_SPI_SSP_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U3_SSP_SPI_NSSPOE); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U3_SSP_SPI_SSPTXD); \
}
#define SET_SYS_IOMUX_U4_SSP_SPI_SSP_SCLK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U4_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U4_SSP_SPI_SSPCLKOUT); \
}
#define SET_SYS_IOMUX_U4_SSP_SPI_SSP_CSN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U4_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U4_SSP_SPI_SSPFSSOUT); \
}
#define SET_SYS_IOMUX_U4_SSP_SPI_SSP_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U4_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U4_SSP_SPI_SSP_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U4_SSP_SPI_NSSPOE); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U4_SSP_SPI_SSPTXD); \
}
#define SET_SYS_IOMUX_U5_SSP_SPI_SSP_SCLK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U5_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U5_SSP_SPI_SSPCLKOUT); \
}
#define SET_SYS_IOMUX_U5_SSP_SPI_SSP_CSN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U5_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U5_SSP_SPI_SSPFSSOUT); \
}
#define SET_SYS_IOMUX_U5_SSP_SPI_SSP_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U5_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U5_SSP_SPI_SSP_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U5_SSP_SPI_NSSPOE); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U5_SSP_SPI_SSPTXD); \
}
#define SET_SYS_IOMUX_U6_SSP_SPI_SSP_SCLK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U6_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPCLKIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U6_SSP_SPI_SSPCLKOUT); \
}
#define SET_SYS_IOMUX_U6_SSP_SPI_SSP_CSN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U6_SSP_SPI_NSSPCTLOE); \
  SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPFSSIN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U6_SSP_SPI_SSPFSSOUT); \
}
#define SET_SYS_IOMUX_U6_SSP_SPI_SSP_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U6_SSP_SPI_SSPRXD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U6_SSP_SPI_SSP_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U6_SSP_SPI_NSSPOE); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U6_SSP_SPI_SSPTXD); \
}
#define SET_SYS_IOMUX_U0_PWM_8CH_PWM_0_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_OE_N_0); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_PWM_0); \
}
#define SET_SYS_IOMUX_U0_PWM_8CH_PWM_1_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_OE_N_1); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_PWM_1); \
}
#define SET_SYS_IOMUX_U0_PWM_8CH_PWM_2_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_OE_N_2); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_PWM_2); \
}
#define SET_SYS_IOMUX_U0_PWM_8CH_PWM_3_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_OE_N_3); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_PWM_3); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_CLK_JTAG_TCK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SYS_CRG_CLK_JTAG_TCK_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_EXT_MCLK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SYS_CRG_EXT_MCLK_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_I2STX_BCLK_SLV_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_BCLK_SLV_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_I2STX_LRCK_SLV_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2STX_LRCK_SLV_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_I2SRX_BCLK_SLV_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_BCLK_SLV_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_I2SRX_LRCK_SLV_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SYS_CRG_I2SRX_LRCK_SLV_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_TDM_CLK_SLV_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SYS_CRG_TDM_CLK_SLV_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_MCLK_OUT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SYS_CRG_MCLK_OUT); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_CLK_GMAC_PHY_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SYS_CRG_CLK_GMAC_PHY); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_I2STX_BCLK_MST_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SYS_CRG_I2STX_BCLK_MST); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_I2STX_LRCK_MST_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SYS_CRG_I2STX_LRCK_MST); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_I2SRX_BCLK_MST_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SYS_CRG_I2SRX_BCLK_MST); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_I2SRX_LRCK_MST_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SYS_CRG_I2SRX_LRCK_MST); \
}
#define SET_SYS_IOMUX_U0_SYS_CRG_TDM_CLK_MST_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SYS_CRG_TDM_CLK_MST); \
}
#define SET_SYS_IOMUX_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_CLKRST_SRC_BYPASS_JTAG_TRSTN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_JTAG_CERTIFICATION_TDI_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TDI_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_JTAG_CERTIFICATION_TMS_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_JTAG_CERTIFICATION_TMS_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_JTAG_CERTIFICATION_TDO_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_JTAG_CERTIFICATION_TDO_OE); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_JTAG_CERTIFICATION_TDO); \
}
#define SET_SYS_IOMUX_U0_DW_SDIO_CARD_INT_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_INT_N_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_DW_SDIO_CARD_WRITE_PRT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_WRITE_PRT_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_DW_SDIO_CARD_DETECT_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_DW_SDIO_CARD_DETECT_N_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_DW_SDIO_BACK_END_POWER_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DW_SDIO_BACK_END_POWER); \
}
#define SET_SYS_IOMUX_U0_DW_SDIO_CARD_POWER_EN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DW_SDIO_CARD_POWER_EN); \
}
#define SET_SYS_IOMUX_U0_DW_SDIO_CARD_RST_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DW_SDIO_RST_N); \
}
#define SET_SYS_IOMUX_U0_DW_SDIO_CCMD_OD_PULLUP_EN_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DW_SDIO_CCMD_OD_PULLUP_EN_N); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_CARD_INT_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_INT_N_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_CARD_WRITE_PRT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_WRITE_PRT_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_SDIO_CCMD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_SDIO_CCMD_OUT_EN); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CCMD_IN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CCMD_OUT); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_SDIO_CDATA_0_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_EN_0); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_0_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_0); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_SDIO_CDATA_1_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_EN_1); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_1_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_1); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_SDIO_CDATA_2_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_EN_2); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_2_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_2); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_SDIO_CDATA_3_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_EN_3); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_3_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_3); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_SDIO_CDATA_4_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_EN_4); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_4_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_4); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_SDIO_CDATA_5_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_EN_5); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_5_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_5); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_SDIO_CDATA_6_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_EN_6); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_6_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_6); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_SDIO_CDATA_7_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_EN_7); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CDATA_IN_7_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CDATA_OUT_7); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_DATA_STROBE_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_DATA_STROBE_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_CARD_DETECT_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U1_DW_SDIO_CARD_DETECT_N_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_BACK_END_POWER_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_BACK_END_POWER); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_CARD_POWER_EN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CARD_POWER_EN); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_SDIO_CLK_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CCLK_OUT); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_CARD_RST_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_RST_N); \
}
#define SET_SYS_IOMUX_U1_DW_SDIO_CCMD_OD_PULLUP_EN_N_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_DW_SDIO_CCMD_OD_PULLUP_EN_N); \
}
#define SET_SYS_IOMUX_U1_I2STX_4CH_SDO0_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_I2STX_4CH_SDO0); \
}
#define SET_SYS_IOMUX_U1_I2STX_4CH_SDO1_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_I2STX_4CH_SDO1); \
}
#define SET_SYS_IOMUX_U1_I2STX_4CH_SDO2_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_I2STX_4CH_SDO2); \
}
#define SET_SYS_IOMUX_U1_I2STX_4CH_SDO3_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_I2STX_4CH_SDO3); \
}
#define SET_SYS_IOMUX_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN0_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN1_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_SAIF_AUDIO_SDIN_MUX_I2SRX_EXT_SDIN2_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_CDNS_SPDIF_SPDIFI_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_CDNS_SPDIF_SPDIFI_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_CDNS_SPDIF_SPDIFO_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_CDNS_SPDIF_SPDIFO); \
}
#define SET_SYS_IOMUX_U0_DOM_VOUT_TOP_U0_HDMI_TX_CEC_SDA_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_OEN); \
  SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_IN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_CEC_SDA_OUT); \
}
#define SET_SYS_IOMUX_U0_DOM_VOUT_TOP_U0_HDMI_TX_DDC_SCL_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_OEN); \
  SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_IN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SCL_OUT); \
}
#define SET_SYS_IOMUX_U0_DOM_VOUT_TOP_U0_HDMI_TX_DDC_SDA_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_OEN); \
  SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_IN_CFG_WRAPPER(gpio); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_DDC_SDA_OUT); \
}
#define SET_SYS_IOMUX_U0_DOM_VOUT_TOP_U0_HDMI_TX_HDMITX_HPD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_DOM_VOUT_TOP_U0_HDMI_TX_PIN_HPD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_CDN_USB_OVERCURRENT_N_IO_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_CDN_USB_OVERCURRENT_N_IO_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_CDN_USB_DRIVE_VBUS_IO_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_CDN_USB_DRIVE_VBUS_IO); \
}
#define SET_SYS_IOMUX_U0_U7MC_SFT7110_TREF_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_U7MC_SFT7110_TRACE_COM_PIB_TREF); \
}
#define SET_SYS_IOMUX_U0_U7MC_SFT7110_TDATA_0_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_U7MC_SFT7110_TRACE_COM_PIB_TDATA_0); \
}
#define SET_SYS_IOMUX_U0_U7MC_SFT7110_TDATA_1_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_U7MC_SFT7110_TRACE_COM_PIB_TDATA_1); \
}
#define SET_SYS_IOMUX_U0_U7MC_SFT7110_TDATA_2_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_U7MC_SFT7110_TRACE_COM_PIB_TDATA_2); \
}
#define SET_SYS_IOMUX_U0_U7MC_SFT7110_TDATA_3_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_U7MC_SFT7110_TRACE_COM_PIB_TDATA_3); \
}
#define SET_SYS_IOMUX_U0_WAVE511_I_UART_RXSIN_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_WAVE511_I_UART_RXSIN_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_WAVE511_O_UART_TXSOUT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_WAVE511_O_UART_TXSOUT); \
}
#define SET_SYS_IOMUX_U0_CAN_CTRL_CAN_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U0_CAN_CTRL_RXD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U0_CAN_CTRL_CAN_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_CAN_CTRL_TXD); \
}
#define SET_SYS_IOMUX_U0_CAN_CTRL_CAN_STBY_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_CAN_CTRL_STBY); \
}
#define SET_SYS_IOMUX_U0_CAN_CTRL_TST_SAMPLE_POINT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_CAN_CTRL_TST_SAMPLE_POINT); \
}
#define SET_SYS_IOMUX_U0_CAN_CTRL_TST_NEXT_BIT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_CAN_CTRL_TST_NEXT_BIT); \
}
#define SET_SYS_IOMUX_U1_CAN_CTRL_CAN_RXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_SYS_IOMUX_GPI_U1_CAN_CTRL_RXD_CFG_WRAPPER(gpio); \
}
#define SET_SYS_IOMUX_U1_CAN_CTRL_CAN_TXD_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_CAN_CTRL_TXD); \
}
#define SET_SYS_IOMUX_U1_CAN_CTRL_CAN_STBY_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_CAN_CTRL_STBY); \
}
#define SET_SYS_IOMUX_U1_CAN_CTRL_TST_SAMPLE_POINT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_CAN_CTRL_TST_SAMPLE_POINT); \
}
#define SET_SYS_IOMUX_U1_CAN_CTRL_TST_NEXT_BIT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U1_CAN_CTRL_TST_NEXT_BIT); \
}
#define SET_SYS_IOMUX_U0_DSKIT_WDT_WDT_RSTOUT_GPIO(gpio) { \
  SET_SYS_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_SYS_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_DSKIT_WDT_WDOGRES); \
}
// descrete siganl without connect_alias
 
//=====================================================================================
//                       AON_IOMUX_FMUX_MACRO
//=====================================================================================
 
//===============================GPIO MACRO WRAPPER====================================
#define SET_AON_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio_,s) SET_AON_IOMUX_GPO##gpio_##_DOUT_CFG(s)
#define SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio_,s) SET_AON_IOMUX_GPO##gpio_##_DOEN_CFG(s)
#define SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_0_CFG_WRAPPER(gpio_) SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_0_CFG(__GPIO##gpio_)
#define SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_1_CFG_WRAPPER(gpio_) SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_1_CFG(__GPIO##gpio_)
#define SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_2_CFG_WRAPPER(gpio_) SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_2_CFG(__GPIO##gpio_)
#define SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_3_CFG_WRAPPER(gpio_) SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_3_CFG(__GPIO##gpio_)
//============================GPIO DEFINE FOR GPIO_IN==================================
#define __LOW	0
#define __HIGH	1
#define __GPIO0	2
#define __GPIO1	3
#define __GPIO2	4
#define __GPIO3	5
//===============================GPIO_OUT_SELECT=======================================
// gpio_out config:
// every define below is a couple of signal and signal idx
// use macros in corresponding syscfg_macro.h and idx defined below to config gpio_out
//e.g. SET_AON_IOMUX_GPO[gpio_num]_DOUT_CFG([signal])
//e.g. SET_AON_IOMUX_GPO0_DOUT_CFG(__LOW)
//=====================================================================================
#define __LOW                                        0
#define __HIGH                                       1
#define U0_AON_CRG_CLK_32K_OUT                       2
#define U0_PWM_8CH_PTC_PWM_4                         3
#define U0_PWM_8CH_PTC_PWM_5                         4
#define U0_PWM_8CH_PTC_PWM_6                         5
#define U0_PWM_8CH_PTC_PWM_7                         6
#define U0_SYS_CRG_CLK_GCLK0                         7
#define U0_SYS_CRG_CLK_GCLK1                         8
#define U0_SYS_CRG_CLK_GCLK2                         9
 
//===============================GPIO_OEN_SELECT=======================================
// gpio_oen config:
// every define below is a couple of signal and signal idx
// use macros in corresponding syscfg_macro.h and idx defined below to config gpio_oen
//e.g. SET_AON_IOMUX_GPO[gpio_num]_DOEN_CFG([signal])
//e.g. SET_AON_IOMUX_GPO0_DOEN_CFG(__LOW)
//=====================================================================================
#define __LOW                                        0
#define __HIGH                                       1
#define U0_PWM_8CH_PTC_OE_N_4                        2
#define U0_PWM_8CH_PTC_OE_N_5                        3
#define U0_PWM_8CH_PTC_OE_N_6                        4
#define U0_PWM_8CH_PTC_OE_N_7                        5

//===================================GPIO_IN SELECT===================================
//macro below is defined in corresponding syscfg_macro.h
//every macro means set the signal from a gpio_in
//parameter means gpio_num+2
//parameter=1 means set gpio_in high,parameter=0 means set gpio_in low
//=====================================================================================

//===================================GROUP_FUNC_SEL===================================
//config gpio alias group
//=====================================================================================
#define SET_AON_IOMUX_U0_PWM_8CH_PWM_4_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_OE_N_4); \
  SET_AON_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_PWM_4); \
}
#define SET_AON_IOMUX_U0_PWM_8CH_PWM_5_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_OE_N_5); \
  SET_AON_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_PWM_5); \
}
#define SET_AON_IOMUX_U0_PWM_8CH_PWM_6_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_OE_N_6); \
  SET_AON_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_PWM_6); \
}
#define SET_AON_IOMUX_U0_PWM_8CH_PWM_7_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_OE_N_7); \
  SET_AON_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_PWM_8CH_PTC_PWM_7); \
}
#define SET_AON_IOMUX_U0_AON_CRG_CLK_32K_OUT_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_AON_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_AON_CRG_CLK_32K_OUT); \
}
#define SET_AON_IOMUX_U0_SYS_CRG_CLK_GCLK0_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_AON_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SYS_CRG_CLK_GCLK0); \
}
#define SET_AON_IOMUX_U0_SYS_CRG_CLK_GCLK1_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_AON_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SYS_CRG_CLK_GCLK1); \
}
#define SET_AON_IOMUX_U0_SYS_CRG_CLK_GCLK2_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__LOW); \
  SET_AON_IOMUX_GPOgpio_DOUT_CFG_WRAPPER(gpio,U0_SYS_CRG_CLK_GCLK2); \
}
#define SET_AON_IOMUX_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_0_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_0_CFG_WRAPPER(gpio); \
}
#define SET_AON_IOMUX_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_1_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_1_CFG_WRAPPER(gpio); \
}
#define SET_AON_IOMUX_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_2_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_2_CFG_WRAPPER(gpio); \
}
#define SET_AON_IOMUX_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_3_GPIO(gpio) { \
  SET_AON_IOMUX_GPOgpio_DOEN_CFG_WRAPPER(gpio,__HIGH); \
  SET_AON_IOMUX_GPI_U0_PMU_IO_EVENT_STUB_GPIO_WAKEUP_3_CFG_WRAPPER(gpio); \
}
// descrete siganl without connect_alias