diff options
Diffstat (limited to 'arch/riscv/include/asm/arch-jh7100/audio_sys_ctrl_macro.h')
| -rw-r--r-- | arch/riscv/include/asm/arch-jh7100/audio_sys_ctrl_macro.h | 1442 |
1 files changed, 1442 insertions, 0 deletions
diff --git a/arch/riscv/include/asm/arch-jh7100/audio_sys_ctrl_macro.h b/arch/riscv/include/asm/arch-jh7100/audio_sys_ctrl_macro.h new file mode 100644 index 0000000000..02a7f5c128 --- /dev/null +++ b/arch/riscv/include/asm/arch-jh7100/audio_sys_ctrl_macro.h @@ -0,0 +1,1442 @@ +/* SPDX-License-Identifier: GPL-2.0-or-later */ +/* Copyright (c) 2021 StarFive Technology Co., Ltd. */ + +/****************************************************************** +* +* audio_sys_ctrl_top C MACRO generated by ezchip +* +******************************************************************/ + +#ifndef _AUDIO_SYS_CTRL_MACRO_H_ +#define _AUDIO_SYS_CTRL_MACRO_H_ + +//#define AUDIO_SYS_CTRL_BASE_ADDR 0x0 +#define audio_sys_ctrl_SCFG_sram_config0_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x0 +#define audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x4 +#define audio_sys_ctrl_SCFG_dsp0_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x8 +#define audio_sys_ctrl_SCFG_dsp1_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0xC +#define audio_sys_ctrl_SCFG_dsp2_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x10 +#define audio_sys_ctrl_SCFG_dsp3_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x14 +#define audio_sys_ctrl_SCFG_dsp4_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x18 +#define audio_sys_ctrl_SCFG_dsp5_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x1C +#define audio_sys_ctrl_SCFG_usb0_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x20 +#define audio_sys_ctrl_SCFG_usb1_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x24 +#define audio_sys_ctrl_SCFG_usb2_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x28 +#define audio_sys_ctrl_SCFG_usb3_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x2C +#define audio_sys_ctrl_SCFG_usb4_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x30 +#define audio_sys_ctrl_SCFG_usb5_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x34 +#define audio_sys_ctrl_SCFG_usb6_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x38 +#define audio_sys_ctrl_SCFG_usb7_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x3C +#define audio_sys_ctrl_SCFG_usb8_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x40 +#define audio_sys_ctrl_SCFG_usb9_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x44 +#define audio_sys_ctrl_SCFG_usb10_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x48 +#define audio_sys_ctrl_SCFG_usb11_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x4C +#define audio_sys_ctrl_SCFG_usb12_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x50 +#define audio_sys_ctrl_SCFG_usb13_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x54 +#define audio_sys_ctrl_SCFG_usb14_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x58 +#define audio_sys_ctrl_SCFG_usb15_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x5C +#define audio_sys_ctrl_SCFG_usb16_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x60 +#define audio_sys_ctrl_SCFG_usb17_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x64 +#define audio_sys_ctrl_SCFG_usb18_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x68 +#define audio_sys_ctrl_SCFG_usb19_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x6C +#define audio_sys_ctrl_SCFG_usb20_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x70 +#define audio_sys_ctrl_SCFG_usb21_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x74 +#define audio_sys_ctrl_SCFG_usb22_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x78 +#define audio_sys_ctrl_SCFG_usb23_REG_ADDR AUDIO_SYS_CTRL_BASE_ADDR + 0x7C + +#define _SET_SYSCON_REG_SCFG_sram_config0_vad(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_sram_config0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFF); \ + _ezchip_macro_read_value_ |= (v&0xFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_sram_config0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_sram_config0_vad(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_sram_config0_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xff;\ +} + +#define _SET_SYSCON_REG_SCFG_sram_config0_spdif(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_sram_config0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFF<<8); \ + _ezchip_macro_read_value_ |= (v&0xFF)<<8; \ + MA_OUTW(audio_sys_ctrl_SCFG_sram_config0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_sram_config0_spdif(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_sram_config0_REG_ADDR) >> 8; \ + _ezchip_macro_read_value_ &= 0xff;\ +} + +#define _SET_SYSCON_REG_SCFG_sram_config0_hifi4(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_sram_config0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFF<<16); \ + _ezchip_macro_read_value_ |= (v&0xFF)<<16; \ + MA_OUTW(audio_sys_ctrl_SCFG_sram_config0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_sram_config0_hifi4(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_sram_config0_REG_ADDR) >> 16; \ + _ezchip_macro_read_value_ &= 0xff;\ +} + +#define _GET_SYSCON_REG_SCFG_misc_ctrl_vad_flag(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_misc_ctrl_vad_SLINTR(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR) >> 1; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_misc_ctrl_vad_SPINTR(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR) >> 2; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_misc_ctrl_i2stx_bclk_out_oen(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<3); \ + _ezchip_macro_read_value_ |= (v&0x1)<<3; \ + MA_OUTW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_misc_ctrl_i2stx_bclk_out_oen(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR) >> 3; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_misc_ctrl_i2srx_bclk_out_oen(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<4); \ + _ezchip_macro_read_value_ |= (v&0x1)<<4; \ + MA_OUTW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_misc_ctrl_i2srx_bclk_out_oen(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR) >> 4; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_misc_ctrl_i2stx_lrck_out_oen(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<5); \ + _ezchip_macro_read_value_ |= (v&0x1)<<5; \ + MA_OUTW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_misc_ctrl_i2stx_lrck_out_oen(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR) >> 5; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_misc_ctrl_i2srx_lrck_out_oen(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<6); \ + _ezchip_macro_read_value_ |= (v&0x1)<<6; \ + MA_OUTW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_misc_ctrl_i2srx_lrck_out_oen(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_misc_ctrl_REG_ADDR) >> 6; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_dsp0_reset_vector(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_dsp0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_dsp0_reset_vector(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp0_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_dsp1_mem_base(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp1_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_dsp1_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_dsp1_mem_base(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp1_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_dsp2_cfg_base(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp2_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_dsp2_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_dsp2_cfg_base(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp2_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_IRam0LoadStore(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_IRam1LoadStore(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR) >> 1; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_PWaitMode(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR) >> 2; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_TrigOut_iDMA(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR) >> 3; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_DoubleExceptionError(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR) >> 4; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_PFatalError(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR) >> 5; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_PFatalInfoValid(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR) >> 6; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_XOCDMode(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR) >> 7; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_DebugMode(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR) >> 8; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_BreakInAck(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR) >> 9; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp3_BreakOut(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp3_REG_ADDR) >> 10; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_dsp4_PRID(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_dsp4_PRID(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xffff;\ +} + +#define _SET_SYSCON_REG_SCFG_dsp4_RunStall(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<16); \ + _ezchip_macro_read_value_ |= (v&0x1)<<16; \ + MA_OUTW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_dsp4_RunStall(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR) >> 16; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_dsp4_StatVectorSel(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<17); \ + _ezchip_macro_read_value_ |= (v&0x1)<<17; \ + MA_OUTW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_dsp4_StatVectorSel(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR) >> 17; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_dsp4_TrigIn_iDMA(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<18); \ + _ezchip_macro_read_value_ |= (v&0x1)<<18; \ + MA_OUTW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_dsp4_TrigIn_iDMA(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR) >> 18; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_dsp4_OCDHaltOnReset(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<19); \ + _ezchip_macro_read_value_ |= (v&0x1)<<19; \ + MA_OUTW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_dsp4_OCDHaltOnReset(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR) >> 19; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_dsp4_BreakIn(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<20); \ + _ezchip_macro_read_value_ |= (v&0x1)<<20; \ + MA_OUTW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_dsp4_BreakIn(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR) >> 20; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_dsp4_BreakOutAck(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<21); \ + _ezchip_macro_read_value_ |= (v&0x1)<<21; \ + MA_OUTW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_dsp4_BreakOutAck(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp4_REG_ADDR) >> 21; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_dsp5_PFatalInfo(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_dsp5_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_mode_strap(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x7); \ + _ezchip_macro_read_value_ |= (v&0x7); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_mode_strap(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0x7;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_xhci_main_power_off_req(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<3); \ + _ezchip_macro_read_value_ |= (v&0x1)<<3; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_main_power_off_req(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 3; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_xhci_main_power_on_valid(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<4); \ + _ezchip_macro_read_value_ |= (v&0x1)<<4; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_main_power_on_valid(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 4; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_main_power_off_ack(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 5; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_main_power_on_ready(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 6; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_main_power_on_req(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 7; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_mdctrl_clk_sel(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<8); \ + _ezchip_macro_read_value_ |= (v&0x1)<<8; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_mdctrl_clk_sel(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 8; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_mdctrl_clk_status(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 9; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_usbdev_main_power_off_req(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<10); \ + _ezchip_macro_read_value_ |= (v&0x1)<<10; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_main_power_off_req(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 10; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_usbdev_main_power_on_valid(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<11); \ + _ezchip_macro_read_value_ |= (v&0x1)<<11; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_main_power_on_valid(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 11; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_main_power_off_ack(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 12; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_main_power_off_ready(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 13; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_main_power_on_ready(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 14; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_main_power_on_req(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 15; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_usbdev_power_off_req(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<16); \ + _ezchip_macro_read_value_ |= (v&0x1)<<16; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_power_off_req(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 16; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_usbdev_power_on_valid(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<17); \ + _ezchip_macro_read_value_ |= (v&0x1)<<17; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_power_on_valid(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 17; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_power_off_ack(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 18; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_power_off_ready(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 19; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_power_on_ready(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 20; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_usbdev_power_on_req(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 21; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_xhci_power_off_req(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<22); \ + _ezchip_macro_read_value_ |= (v&0x1)<<22; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_power_off_req(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 22; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_xhci_power_on_valid(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<23); \ + _ezchip_macro_read_value_ |= (v&0x1)<<23; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_power_on_valid(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 23; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_power_off_ack(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 24; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_power_off_ready(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 25; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_power_on_ready(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 26; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhci_power_on_req(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 27; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_xhc_d0_req(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<28); \ + _ezchip_macro_read_value_ |= (v&0x1)<<28; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhc_d0_req(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 28; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_xhc_d0_ack(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 29; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb0_ltm_host_req_halt(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<30); \ + _ezchip_macro_read_value_ |= (v&0x1)<<30; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb0_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb0_ltm_host_req_halt(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 30; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb0_ltm_host_req(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb0_REG_ADDR) >> 31; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb1_sram_cfg_55b_to_32b(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb1_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb1_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb1_sram_cfg_55b_to_32b(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb1_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xffffff;\ +} + +#define _SET_SYSCON_REG_SCFG_usb2_sram_cfg_31b_to_0b(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb2_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb2_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb2_sram_cfg_31b_to_0b(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb2_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _GET_SYSCON_REG_SCFG_usb3_lowest_belt(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xfff;\ +} + +#define _SET_SYSCON_REG_SCFG_usb3_host_system_err(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<12); \ + _ezchip_macro_read_value_ |= (v&0x1)<<12; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb3_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb3_host_system_err(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 12; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb3_hsystem_err_ext(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 13; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb3_xhci_debug_sel(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1F<<14); \ + _ezchip_macro_read_value_ |= (v&0x1F)<<14; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb3_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb3_xhci_debug_sel(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 14; \ + _ezchip_macro_read_value_ &= 0x1f;\ +} + +#define _GET_SYSCON_REG_SCFG_usb3_sof(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 19; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb3_wakeup(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<20); \ + _ezchip_macro_read_value_ |= (v&0x1)<<20; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb3_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb3_wakeup(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 20; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb3_utmi_iddig(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<21); \ + _ezchip_macro_read_value_ |= (v&0x1)<<21; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb3_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb3_utmi_iddig(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 21; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb3_utmi_sessvld(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<22); \ + _ezchip_macro_read_value_ |= (v&0x1)<<22; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb3_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb3_utmi_sessvld(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 22; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb3_utmi_vbusvalid(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<23); \ + _ezchip_macro_read_value_ |= (v&0x1)<<23; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb3_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb3_utmi_vbusvalid(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 23; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb3_utmi_idpullup(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 24; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb3_utmi_sleepm(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 25; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb3_adp_probe_ana(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<26); \ + _ezchip_macro_read_value_ |= (v&0x1)<<26; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb3_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb3_adp_probe_ana(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 26; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb3_adp_sense_ana(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<27); \ + _ezchip_macro_read_value_ |= (v&0x1)<<27; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb3_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb3_adp_sense_ana(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 27; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb3_adp_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 28; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb3_adp_probe_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 29; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb3_adp_sense_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 30; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb3_adp_sink_current_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb3_REG_ADDR) >> 31; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb4_xhci_debug_bus(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb4_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _GET_SYSCON_REG_SCFG_usb5_xhci_debug_link_state(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb5_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0x7fffffff;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_adp_source_current_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_bc_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 1; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_idp_sink_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 2; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_idp_src_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 3; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_idm_sink_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 4; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_vdp_src_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 5; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_vdm_src_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 6; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_dp_vdat_ref_comp_sts(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<7); \ + _ezchip_macro_read_value_ |= (v&0x1)<<7; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_dp_vdat_ref_comp_sts(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 7; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_dp_vdat_ref_comp_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 8; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_dm_vdat_ref_comp_sts(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<9); \ + _ezchip_macro_read_value_ |= (v&0x1)<<9; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_dm_vdat_ref_comp_sts(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 9; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_dm_vdat_ref_comp_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 10; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_dm_vlgc_comp_sts(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<11); \ + _ezchip_macro_read_value_ |= (v&0x1)<<11; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_dm_vlgc_comp_sts(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 11; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_dm_vlgc_comp_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 12; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_rid_float_comp_sts(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<13); \ + _ezchip_macro_read_value_ |= (v&0x1)<<13; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_rid_float_comp_sts(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 13; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_rid_float_comp_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 14; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb6_rid_nonfloat_comp_en(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 15; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_dcd_comp_sts(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<16); \ + _ezchip_macro_read_value_ |= (v&0x1)<<16; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_dcd_comp_sts(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 16; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_rid_a_comp_sts(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<17); \ + _ezchip_macro_read_value_ |= (v&0x1)<<17; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_rid_a_comp_sts(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 17; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_rid_b_comp_sts(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<18); \ + _ezchip_macro_read_value_ |= (v&0x1)<<18; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_rid_b_comp_sts(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 18; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_rid_c_comp_sts(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<19); \ + _ezchip_macro_read_value_ |= (v&0x1)<<19; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_rid_c_comp_sts(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 19; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_rid_gnd_comp_sts(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<20); \ + _ezchip_macro_read_value_ |= (v&0x1)<<20; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_rid_gnd_comp_sts(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 20; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_VCONTROL(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x3F<<21); \ + _ezchip_macro_read_value_ |= (v&0x3F)<<21; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_VCONTROL(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 21; \ + _ezchip_macro_read_value_ &= 0x3f;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_UTMI_VCONTROLLOADM(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<27); \ + _ezchip_macro_read_value_ |= (v&0x1)<<27; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_UTMI_VCONTROLLOADM(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 27; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_PIPE_DataBusWidth(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<28); \ + _ezchip_macro_read_value_ |= (v&0x1)<<28; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_PIPE_DataBusWidth(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 28; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_SourceSync(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<29); \ + _ezchip_macro_read_value_ |= (v&0x1)<<29; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_SourceSync(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 29; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_UTMI_DATABUS16_8(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<30); \ + _ezchip_macro_read_value_ |= (v&0x1)<<30; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_UTMI_DATABUS16_8(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 30; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb6_CC_EN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<31); \ + _ezchip_macro_read_value_ |= (v&0x1)<<31; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb6_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb6_CC_EN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb6_REG_ADDR) >> 31; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_CC_HOST_EN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1); \ + _ezchip_macro_read_value_ |= (v&0x1); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_HOST_EN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_CC_RP_0D9_EN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<1); \ + _ezchip_macro_read_value_ |= (v&0x1)<<1; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_RP_0D9_EN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 1; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_CC_RP_1D5_EN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<2); \ + _ezchip_macro_read_value_ |= (v&0x1)<<2; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_RP_1D5_EN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 2; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_CC_RP_3D0_EN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<3); \ + _ezchip_macro_read_value_ |= (v&0x1)<<3; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_RP_3D0_EN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 3; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_EN_A(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 4; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_HOST_EN_A(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 5; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_OPT_HYS_A(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 6; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_REF_OPT0_A(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 7; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_REF_OPT1_A(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 8; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_REF_OPT2_A(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 9; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_RP_0D9_EN_A(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 10; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_RP_1D5_EN_A(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 11; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_CC_RP_3D0_EN_A(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 12; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_ICC_10U_0(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 13; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_ICC_10U_1(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 14; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_ICC_90U_0(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 15; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_ICC_90U_1(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 16; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_U3_SSCG_ON(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<17); \ + _ezchip_macro_read_value_ |= (v&0x1)<<17; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_U3_SSCG_ON(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 17; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_U3_SSRX_SEL(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<18); \ + _ezchip_macro_read_value_ |= (v&0x1)<<18; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_U3_SSRX_SEL(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 18; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_U3_SSTX_SEL(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<19); \ + _ezchip_macro_read_value_ |= (v&0x1)<<19; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_U3_SSTX_SEL(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 19; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_IDPAD_EN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<20); \ + _ezchip_macro_read_value_ |= (v&0x1)<<20; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_IDPAD_EN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 20; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb7_IDPAD_EN_A(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 21; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_LFPSRX_EN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<22); \ + _ezchip_macro_read_value_ |= (v&0x1)<<22; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_LFPSRX_EN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 22; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_PLL_EN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<23); \ + _ezchip_macro_read_value_ |= (v&0x1)<<23; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_PLL_EN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 23; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_U3_HOST_PYH(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<24); \ + _ezchip_macro_read_value_ |= (v&0x1)<<24; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_U3_HOST_PYH(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 24; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_U3_EQ_EN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<25); \ + _ezchip_macro_read_value_ |= (v&0x1)<<25; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_U3_EQ_EN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 25; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_OSCOUTEN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<26); \ + _ezchip_macro_read_value_ |= (v&0x1)<<26; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_OSCOUTEN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 26; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_LS_EN(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<27); \ + _ezchip_macro_read_value_ |= (v&0x1)<<27; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_LS_EN(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 27; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_OUTCLKSEL(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<28); \ + _ezchip_macro_read_value_ |= (v&0x1)<<28; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_OUTCLKSEL(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 28; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_EXTERNAL_TEST_MODE(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<29); \ + _ezchip_macro_read_value_ |= (v&0x1)<<29; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_EXTERNAL_TEST_MODE(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 29; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_HS_BIST_MODE(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<30); \ + _ezchip_macro_read_value_ |= (v&0x1)<<30; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_HS_BIST_MODE(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 30; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb7_LPM_ALIVE(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1<<31); \ + _ezchip_macro_read_value_ |= (v&0x1)<<31; \ + MA_OUTW(audio_sys_ctrl_SCFG_usb7_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb7_LPM_ALIVE(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb7_REG_ADDR) >> 31; \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _SET_SYSCON_REG_SCFG_usb8_debug_sel(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb8_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0x1F); \ + _ezchip_macro_read_value_ |= (v&0x1F); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb8_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb8_debug_sel(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb8_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0x1f;\ +} + +#define _GET_SYSCON_REG_SCFG_usb8_debug_out(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb8_REG_ADDR) >> 5; \ + _ezchip_macro_read_value_ &= 0xffff;\ +} + +#define _SET_SYSCON_REG_SCFG_usb9_XCFGI_0_31(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb9_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb9_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb9_XCFGI_0_31(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb9_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb10_XCFGI_63_32(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb10_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb10_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb10_XCFGI_63_32(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb10_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb11_XCFGI_95_64(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb11_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb11_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb11_XCFGI_95_64(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb11_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb12_XCFGI_127_96(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb12_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb12_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb12_XCFGI_127_96(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb12_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb13_XCFGI_159_128(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb13_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb13_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb13_XCFGI_159_128(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb13_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb14_XCFGI_191_160(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb14_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb14_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb14_XCFGI_191_160(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb14_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb15_XCFGI_223_192(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb15_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb15_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb15_XCFGI_223_192(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb15_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb16_XCFGI_255_224(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb16_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb16_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb16_XCFGI_255_224(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb16_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb17_XCFGI_287_256(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb17_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb17_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb17_XCFGI_287_256(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb17_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb18_XCFGI_319_288(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb18_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb18_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb18_XCFGI_319_288(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb18_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb19_XCFGI_351_320(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb19_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb19_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb19_XCFGI_351_320(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb19_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _SET_SYSCON_REG_SCFG_usb20_XCFGI_366_352(v) { \ + uint32_t _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb20_REG_ADDR); \ + _ezchip_macro_read_value_ &= ~(0xFFFFFFFF); \ + _ezchip_macro_read_value_ |= (v&0xFFFFFFFF); \ + MA_OUTW(audio_sys_ctrl_SCFG_usb20_REG_ADDR,_ezchip_macro_read_value_); \ +} + +#define _GET_SYSCON_REG_SCFG_usb20_XCFGI_366_352(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb20_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _GET_SYSCON_REG_SCFG_usb21_XCFGO_31_0(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb21_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0xFFFFFFFF;\ +} + +#define _GET_SYSCON_REG_SCFG_usb22_XCFGO_32(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb22_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb23_mac_phy_ebuf_mode(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb23_REG_ADDR); \ + _ezchip_macro_read_value_ &= 0x1;\ +} + +#define _GET_SYSCON_REG_SCFG_usb23_mac_phy_txmargin(_ezchip_macro_read_value_) { \ + _ezchip_macro_read_value_=MA_INW(audio_sys_ctrl_SCFG_usb23_REG_ADDR) >> 1; \ + _ezchip_macro_read_value_ &= 0x7;\ +} + +#endif //_AUDIO_SYS_CTRL_MACRO_H_ |